(3) Japanese Patent Application Laid-Open No. 8-250583 (1996)

5

10

15

"Improved Trench-Isolated FET Device and Method of Manufacturing the Same"

The following is an extract relevant to relevant to the present invention:

It is an object of this invention to improve subthreshold leakage characteristics in a trench-isolated FET device.

To attain the foregoing object, a vertical slot is formed in a stack structure 14 adhered to a silicon substrate 10 which is covered with oxide 12. Subsequently, spacers 20A and 20B are formed on sidewalls of the slot. Next, a trench 22 is formed in the substrate by an etching process. Then, the spacers are removed, so that horizontal ledges 28A and 28B appear on an exposed surface of the substrate covered with the oxide, adjacent to the trench. Thereafter, suitable impurities are implanted into the ledges in a vertical direction, thereby suppressing conduction at an edge of the device.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-250583

(43)公開日 平成8年(1996)9月27日


(51) Int.Cl.*	觀別記号	庁内整理番号	FΙ			:	技術表示箇所
HO1L 21/76			H01L 2	1/76		L	
21/265			2	1/265		R	
21/768			2	1/76		s	
			2	1/90		D	
			審査請求	未請求	請求項の数10	OL	(全 10 頁)
(21)出願番号	特顧平7-322757		(71)出願人	3900095	31		
				インタ-	ーナショナル・	ビジネス	ス・マシーン
(22)出顧日	平成7年(1995)12月12日			ズ・コー	ーポレイション	•	
				INTE	ERNATIO	NAL	BUSIN
(31)優先権主張番号	370703			ESS	MASCHI	NES	CORPO
(32)優先日	1995年1月10日		1	RAT	ION		
(33)優先権主張国	米国 (US)		}	アメリナ	方合衆国10504、	ニュー	ヨーク州
				アーモン	ンク (番地な	し)	
			(72) 発明者	トシハノ	レ フルカワ		
				アメリメ	カ 合衆 国05452、	パーモ	ント州エセ
			ŀ	ックス・	・ジャンクショ	ン、オー	ークウッド・
				レイン	9		
			(74)代理人	弁理士	合田 潔 (外2名)	
						ā	最終頁に続く

(54) 【発明の名称】 改良トレンチ分離型FET索子とその製造方法

(57)【要約】 .

【課題】 トレンチ分離型FET索子の閾値以下の漏洩 電流特性を改善すること

【解決手段】 酸化物12で覆われたシリコン基板10の上に付着させた積上げ構造体14の中に垂直方向のスロットを形成し、その後にスロットの側壁にスペーサ20A、20Bを形成する。次に基板中にエッチングによってトレンチ22を形成する。スペーサの除去により、トレンチに隣接して、酸化物で覆われた基板の露出した表面上に水平のレッジ28A、28Bが現れる。次にこのレッジに適切な不純物を垂直方向に注入し、それにより素子中の端部導通を抑制する。



【特許請求の範囲】

【請求項1】 トレンチ分離型FET素子の閾値以下の 漏洩電流特性を改善するための方法であって、(a)酸 化膜で覆われたシリコン基板上に設けられた積上げ構造 体中に、前記酸化物の表面で終端する垂直なスロットを 形成し、(b)前記スロットの側壁にスペーサを形成 し、(c)前記スロットと実質的に自己整合し、かつ底 部と、実質的に垂直な側壁と、前記スペーサの底部間の 間隔にほぼ等しい幅とを有するトレンチを、前記基板中 にエッチングし、(d)スペーサを除去して、前記酸化 10 物で覆われた前記基板の露出した表面上に、前記トレン チに隣接した水平なレッジを露出させ、(e)前記レッ ジ中に垂直に不純物を注入することを含む方法。

【請求項2】 前記レッジの長さが、ほぼ100オング ストロームからほぼ2,000オングストロームの範囲 にある、請求項1に記載の方法。

【請求項3】 前記レッジの長さが、ほぼ100オング ストロームからほぼ1,500オングストロームの範囲 にある、請求項2に記載の方法。

【請求項4】 前記レッジ中に注入される不純物原子の 20 濃度が、1立方センチ・メートル当りほぼ5×10¹⁶原 子から、1立方センチ・メートル当りほぼ5×101°原 子の範囲にある、請求項1に記載の方法。

【請求項5】 前記レッジ中に注入される不純物原子の 濃度が、チャネル部分への不純物添加濃度の最大値のほ ぼ2倍からほぼ4倍である、請求項1に記載の方法。

【請求項6】 前記トレンチの側壁に注入される不純物 原子の濃度が、前記レッジに注入される不純物原子の濃 度のほぼ30%より小さい、請求項1に記載の方法。

【請求項7】 前記トレンチの側壁に注入される不純物 原子の濃度が、前記レッジに注入される不純物原子の濃 度のほぼ10%より小さい、請求項6に記載の方法。

【請求項8】 トレンチ分離型FET素子の關値以下の 漏洩電流特性を改善する方法であって、シリコン基板の 表面に、前記基板中のトレンチに隣接した水平なレッジ を形成し、そのあとで前記素子の端部導通を抑制するの に十分な量の不純物を前記レッジに垂直に注入すること を含む方法。

【請求項9】 改良されたトレンチ分離型FET素子を 形成するのに有用な保護用構造体であって、(a)スロ 40 ットを有する積上げ構造体によって覆われている、酸化 膜で覆われたシリコン基板と、(b)前記スロットと実 質的に自己整合し、かつ底部及び実質的に垂直な側壁を 有する、前記基板中に延びたトレンチと、(c)前記積 上げ構造体によって覆われてない、前記酸化物で覆われ た前記基板の上面部分によって形成され、かつ前記トレ ンチの上部の縁から所定の長さで設けられた水平なレッ ジと、(d) 1立方センチ・メートル当りほぼ5×10 "からほぼ5×10"個の不純物原子濃度で、前記レッ ジ中に注入された不純物とを含み、(e)前記トレンチ 50 をもたらしている。例えばSTI技法を使うと、素子の

の側壁に注入される不純物原子濃度が、前記レッジに注 入される不純物原子濃度のほぼ30%より小さい保護用 構造体。

【請求項10】 保護用構造体を持つFET素子であっ て、前記保護用構造体が(a)スロットを有する積上げ 構造体によって覆われている、酸化膜で覆われたシリコ ン基板と、(b)前記スロットと実質的に自己整合し、 かつ底部及び実質的に垂直な側壁を有する、基板中に延 びたトレンチと、(c)前記積上げ構造体によって覆わ れてない、前記酸化膜で覆われた基板の上面部分によっ て形成され、かつ前記トレンチの上部の縁から所定の長 さで設けられた水平なレッジと、(d)1立方センチ・ メートル当りほぼ5×1010からほぼ5×1010個の不 純物原子濃度でレッジ中に注入された不純物とを含み、 (e)前記トレンチの側壁に注入される不純物原子濃度 が、前記レッジに注入される不純物原子濃度のほぼ30 %より小さいFET素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は概して半導体素子に 係わり、より明確には、電界効果トランジスタ素子の関 値以下の漏洩電流特性の改善手法に係わる。

[0002]

【従来技術】電界効果トランジスタ (FET) は、アナ ログ・スイッチ、極端に高い入力インピーダンスを持つ 増幅器、電圧制御できる抵抗器等、多様な電子的応用分 野で非常に有用な素子である。とのトランジスタは、メ モリ・チップやマイクロプロセッサに使用されているも ののように、大規模集積回路(LSI),超大規模集積 回路(VLSI)用として特に有用である。

【0003】高性能の相補型金属酸化膜半導体(CMO S)回路に使用されるFETは、凹んだ領域の酸化物区 域を埋めるものとして、先進的な分離技法を必要とす る。1つの非常に一般的な分離技法は、LOCOS(L ocal Oxidationof Silicon シリコンの局部酸化)として知られており、例えば米国 特許第4,965,221号に記述されている。LOC OSはある種のCMOS用としての用途には適している が、いくつかの欠点をもっている。例えば、LOCOS の手法は高密度を追及するメモリー用途において、ミク ロンより相当小さい寸法に対しては適切ではない。なぜ ならばこの手法を使うと、この業界で一般に「鳥のくち ぱし(bird's beak)」と呼ばれている望ま しくない分離領域の侵食が、素子の活性領域に対して起 きてしまうからである。ドーピング (不純物添加) 領域 を侵食する問題も起こり得る。

【0004】現在の技術の観点では、浅いトレンチ分離 (STI) 技法は、LOCOS手法のいくつかの面に対 して、特に高密度CMOS回路において十分な改善効果 分離幅を形成するに当たって、最小のフォトリソグラフ ィックな寸法を完全に実現することができる。この場 合、より高密度な回路設計が可能になる。STI技法の 使用はまた、「ラッチ・アップ」に対する抵抗力をはる かに大きくすることができる。STIの概略は、B.D avari外によって1988年のIEDM88、技術 ダイジェスト、カタログ番号、88 CH2528-8、ページ92~95に記述されている。

【0005】STI技法の使用は、多くの望ましい回路 素子特性をもたらす一方で、この技法もまたいくつかの 10 欠点をもっている。STΙ技法に共通の1つの大きな欠 点は「端部導電(edge conduction)」 の存在であり、即ち埋められた酸化物トレンチの上部 と、隣接するシリコン・メサとの間の、上部領域中の過 度な漏洩電流である(図1には後述のようにこの領域が 描かれている)。大きな端部伝導性を示すFET素子 は、大きな寄生的漏洩電流が存在するものとして性格付 けられ、この性格は非常に望ましくなく、ほぼ0.1n A/ミクロン以上の漏洩電流を許さない低消費電力の応 用においては、特に望ましくない。

【0006】端部導通を減らす1つの明白な手法は、素 子全体、即ち端部及びプレーナ(平坦部)の両方に均一 に不純物添加をすることである。しかしこの解決策は完 全に満足できるものではない。なぜならばプレーナ部の 関値も、端部の関値も増加するからである。そして失わ れるプレーナ部の電流駆動の量は、抑制された漏洩電流 の大きさを上回る。更にこのレベルで不純物添加された 素子は、不純物添加がもたらす電界勾配によって引起と される、漏洩電流による閾値変化を受けやすい。

【0007】端部導通を減らすもう1つの試みは、活性 30 な端部マスクを使用するものである。との技法の一例と して先ずホウケイ酸ガラスの層が、素子の境界を定める トレンチの表面上にデポジット(付着)され、そのあと で漏洩電流を抑制する必要のある区域に残るようにバタ ーン化される。不純物添加がそのあとで行われ、不純物 はトレンチ全体に拡散する。

【0008】活性な端部マスクの使用は実際に端部導通 と、付随する寄生的な漏洩電流を減少させるが、新たな 問題も発生する。例えばトレンチの垂直の側壁に不純物 が添加されるために、素子のソース・ドレイン拡散区域 40 に生じるキャパシタンスが増大し、これは望ましくな い。更に素子の幅が狭くなるので、トレンチ側壁の不純 物が「基板の感度」、即ちソースとシリコン基板間の電 圧の単位変化当りの閾値電圧 (V,)の変化を増加させ る。基板感度の増加は、素子の性能を損ねることが多 い。その上、エッチングされたトレンチの底の隅からガ ラス層を除去するのは非常に困難な(しかし必要な)作 糞である。

【0009】端部導通を減少させるもう1つの技法は、 分離用トレンチの側壁に対する斜め方向からのイオン注 50 【0012】この手法によって作り上げられる保護用構

入を行うことであり、この技法は例えばG. Fuse外 による、1987年2月出版のIEEE Transa ctions on Electron Device s、Vol. ED-34、No. 2、ページ356~3 60にある論文、「A New Isolation Method with Boron-Implant ed Sidewalls for Controll ing Narrow-Width Effect」に 記述されている。しかしこのような技法の採用は、他の 技法を使ったときに明白であった、前記の基板感度やキ ャパシタンスの増加などの欠点の多くをもたらす可能性 がある。

[0010]

【発明が解決しようとする課題】そこでトレンチ分離の FET、特にSTIタイプのFETにおいては、過度の 端部導通を制御できる手法の必要性が依然として存在す ることは明らかである。その手法は寄生的な漏洩電流を 減少させ、しかし素子の電気的出力特性には悪影響を与 えないものであるべきである。更に端部導通が抑制され 20 たとき、素子の基板感度が目立って増加してはならな い。終りにこの手法は、素子の製造を複雑にし又はコス ト高にする、追加の製造工程を伴うものであってはなら ない。

[0011]

【課題を解決するための手段】トレンチ分離型FET素 子の閾値以下の漏洩電流特性を改善する方法の発明によ って、前述の必要性は満たされることになった。この方 法はシリコン基板中のトレンチに隣接して、基板の表面 上に水平のレッジ(棚)を形成する工程と、そのあとで 素子の端部導通を抑制するのに十分な量の不純物を、レ ッジ中に垂直方向に注入する工程とを含む。1つの特定 の態様として、この方法は次の工程により成立つ。

(a)酸化物で覆われたシリコン基板上に設けられた積 上げ構造体中に、前記酸化物の表面で終端する垂直なス ロットを形成し、(b)前記スロットの側壁にスペーサ を形成し、(c)前記スロットと実質的に自己整合(セ ルフ・アライン)し、かつ底部と、実質的に垂直な側壁 と、前記スペーサの底部間の間隔にほぼ等しい幅とを有 するトレンチ(溝)を、前記基板中にエッチングし、

(d) スペーサを取除き、前記酸化物で覆われた前記基 板の露出した表面上に、前記トレンチに隣接した水平な レッジ(棚)を露出させ、(e)前記レッジ中に垂直に 不純物を注入する。

後述するようにこの方法を採用することにより、端部導 通が実質的に除去され、その結果素子の性能が大きく改 善されたFET素子が作られるようになった。本文では 浅いトレンチに対する本発明の適用が強調されている が、本発明はすべてのトレンチ分離型FET素子に対し て有用である。

造体、及びこの保護用構造体を持ったFET素子もまた 本文に記述されている。

[0013]

【発明の実施の形態】図1は、典型的な浅いトレンチ分 **離型FET索子の断面図である。本説明に関する主要な** 特徴が示されている。この技術分野で熟練した当業者 は、その他の特徴(当図では示されていない)もこのよ うな索子には存在することを理解している。そうした特 徴とは、例えば種々のp/n接合、空乏領域、等々であ る。この単純化された図には、シリコン・メサ2が分離 10 トレンチ4によって取囲まれており、このトレンチは適 切な充填物質、例えば二酸化ケイ素で満たされている。 ゲート導体6は通常ポリシリコンのような物質を使って 形成される。

【0014】トレンチ分離4とシリコン・メサ2との間 の境界域の上部隅にある、円で囲った区域8A及び8B は電界が強まる主な場所であり、それにより前記の問 題、即ち過度の端部導通が起とる。分離領域の上部がと の図に示されているように、シリコン・メサの上部より 引込めて作られているときは、端部導通の問題はこの上 20 部隅を包み込むゲート導体によって更に増強される。

【0015】図2は、酸化物層12(時には「パッド酸 化物層」と呼ばれる)で覆われている、一般にはシリコ ンで作られる基板10の上部の断面を描いている。酸化 物層12は次いで積上げ構造体14によって覆われてい る。バッド酸化物12は通常比較的薄く、例えばほぼ5 0オングストロームからほぼ500オングストロームの 範囲にあり、例えば基板の高温酸化によって形成すると とができる。パッド酸化物12はいくつかの他の方法で も作ることができる。例えば二酸化ケイ素、又はシラン 30 のような反応性前駆体を、化学気相付着(CVD)によ ってデポジット(付着)させることもできる。

【0016】積上げ構造体14は1層で形成することも できる。直接にパッド酸化物12の上に付着される単一 層は、通常窒化物であり、例えばシリコン窒化物であ る。この窒化物層(時には「バッド窒化物層」と呼ばれ る)はパッド酸化物、及びその下の基板を種々のプロセ スの段階で保護することに役立つ。この窒化物層は、通 常ほぼ100オングストロームからほぼ6,000オン グストロームの範囲の厚みを持ち、この厚みは、ほぼ 1,500オングストロームからほぼ3,000オング ストロームの範囲であることが望ましい。窒化物層を付 着させるには旧来の手法、例えば化学気相付着(CV D)を使える。

【0017】ある種の実施では、積上げ構造体14を少 なくとも2層により形成する。例えば、窒化物層の上に ポリマー層を付着することができる。半導体製造で共通 に使用するさまざまなポリマー、例えばフォトレジスト 物質として一般に使われているようなものが使用可能で ある。積上げ構造体の上部層としてフォトレジスト物質 50 に対して決定的に重要ではない。最も適切な層の選択

が使われるときは、その物質は引き続いて積上げ構造体 中にスロットを形成する(以降に説明する)ときに恐ら く使用される、フォトレジスト物質から分離されなくて はならない。2つのフォトレジスト物質の分離は両者の 中に入る薄膜、例えば低温CVD酸化物、又は窒化物で 形成された薄膜を使うことによって行うことができる。 このような薄膜は、ほぼ100オングストロームからほ ぼ500オングストロームの範囲の厚みをもつ。

【0018】次の製造手順の中で大量の熱発生を伴う過 酷なプロセス工程が使われるときは、積上げ層の第一層 (例えば窒化物層)上にデポジットされるポリマー層 は、ポリイミド物質のような耐熱性をもつ物質で形成さ れるべきである。このポリマー層の厚さは、(通常の温 度用の物質でも高温用の物質でも) 部分的には、プロセ ス条件及び採用される他の物質の性質によって決まる。 一般的にはこの厚さは(硬化後)、ほぼ1,000オン グストロームからほぼ6,000オングストロームの範 囲にある。ポリマー層は旧来の手法、例えばスピニング によって付着できる。窒化物層の上にポリマー層を付着 させるときは、窒化物層の厚さは、通常ほぼ500オン グストロームからほぼ1、000オングストロームの範 囲になる。

【0019】時にはポリマー層の上に低温CVD酸化物 薄膜、又は窒化物薄膜を付着させる。この場合にはこの ような薄膜は、積上げ構造体を通したイメージ伝達の品 質を改善する。この薄膜は通常ほぼ100オングストロ ームからほぼ500オングストロームの範囲の厚さをも

【0020】積上げ層14の一部分として使われるもう 1つの任意の層として、プラズマ酸化物層か又はプラズ マ窒化物層のようなプラズマ・デポジット層がある。と の層もまた積上げ構造体を通したイメージ伝達の品質を 改善するのに役立つ。 とのプラズマ層は通常ほぼ100 オングストロームからほぼ500オングストロームの範 囲の厚さをもつ。このような層を作り上げる手法は技術 的に周知のものである。プラズマ増強CVD(PECV D) が1つの共通の手法である。

【0021】前記の代表的な積上げ構造体の代りの手法 も、勿論可能である。例えばプラズマ・デポジットの層 及びポリマー層の代りに、単一の酸化物層を窒化物層の 上に付着させることができる。この層用の酸化物の物質 は、より速いエッチングのために低密度であることが望 ましい。このような層を付着させるためにプラズマCV Dを採用できる。酸化物層は通常、ほぼ1,000オン グストロームからほぼ6、000オングストロームの範 囲の厚さをもつ。

【0022】この積上げ構造体を作り上げるには、他の さまざまな層、又は層の組合せを採用できることを理解 いただきたい。この構造体の特定の特性は、通常本発明 は、多様な要素に基づいて半導体製造技術中の通常の技 術を持つ当業者が決定できる。それらの要素には、その 後のエッチングの条件、スペーサ物質(以降に説明あ り)の望ましいタイプ、スペーサの望ましい幅、プロセ ス温度の要件、エッチング時の選択項目などがある。

【0023】図3に示すように、その後に積上げ構造体 14中にスロット16が形成される。スロットの両側面 が17A及び17Bとして明示され、スロットの底は番 号18として参照されている。このようなスロットは旧 来の技法によって形成できる。例えば、適切なフォトレ ジスト層(示されていない)を積上げ層の上面を覆って 付着させ、その後でスロットの寸法を決めるためにバタ ーン化する。次に定義された区域を、例えば反応性イオ ン・エッチング(RIE)の技法によって方向付けてエ ッチングする。スロット16の寸法は、勿論必要とされ るトレンチの寸法によって決まる。トレンチは、結果と してスロットのすぐ下に形成されることになる。通常ス ロットは、ほぼ0. 1ミクロンからほぼ2. 0ミクロン の範囲の幅をもっている。しかしスロットは製造する特 定のFETに依存し、例えば1センチメートル近くまた 20 はそれ以上まで、極めて大きくすることも可能である。 更にマイクロエレクトロニクスに造詣が深い人々は、必 然的な技術の進歩の結果、0.1ミクロンよりはるかに 小さいスロットを使用することにもなることを理解して いる。本発明は、そのような状況の下でもまた十分に使 用できることが期待されている。

【0024】その次にエッチングされた層の側壁(即ち スロット16の側壁17Aと17B) に図4、図5に示 すようにスペーサを形成する。スペーサは、例えばスペ ーサ物質の均一な層(図4の層19)を、酸化物層12 及び積上げ構造体14の実質的にすべての露出面に付着 させ、その後スペーサ層のすべての水平に付着された領 域をエッチングすることによって形成できる。

【0025】適切なスペーサ物質の選択は、部分的には 積上げ層を形成する物質、及びそれらの物質のそれぞれ のエッチング選択性に依存している。適切なスペーサ物 質の実例は、プラズマ・デポジットによるCVD酸化物 (例えば二酸化ケイ素)、及びパリレン又はフォトレジ スト物質のようなポリマーである。スペーサ層の水平領 域のエッチングは、シリコン基板上に方向付けされた反 40 応性イオン・ビームを、下向きに注ぐことによって行わ れる。エッチング処理の後、図5に示すようにスペーサ 20 A及び20 Bが残る。以降に説明するように、トレ ンチが形成される間スペーサはその場に残る。

【0026】図6に示すようにトレンチ22を作り上げ るためにRIEのような方向付けされたエッチング方法 が使われる。トレンチは酸化物層12を完全に貫通し、 シリコン基板10中に伸びている。FET素子ではこの 深さは通常、ほぽり、1ミクロンからほぼ10ミクロン

常ほぼ0.5ミクロンより小さい。

【0027】トレンチの側壁26A及び26Bは、基板 の水平面に対して実質的に垂直であるべきで、即ちほぼ 70度より小さくなく、望ましくはほぼ85度より小さ くない角度であるべきである。図6及び図7に明白に示 したように、トレンチの幅は、2つのスペーサ20A及 び20Bの底部間の間隔にほぼ等しい。典型的なFET ではこの幅は通常、ほぼ0.1ミクロンからぼぼ2.0 ミクロンの範囲にある。しかしスロットに関連して前述 したように、この技術分野に熟練した当業者は、本発明 はこの範囲を越えた、即ち0.1ミクロン以下、又はほ ぼ2.0ミクロン以上のトレンチ幅にも適用できること を理解するはずである。

【0028】図7に示したように、スペーサはトレンチ 22の形成の後に除去される。スペーサの除去は、例え ばもう1つのエッチング手順、つまり通常はプラズマ・ エッチング(等方性モード)、又は湿式化学エッチング のような等方性エッチングのいずれかの手順によって行 うことができる。この技術分野の通常の技術を持つ当業 者は、スペーサの除去に対して採用される特定のエッチ ング技法が、シリコン基板又は素子中の他のいかなる層 にも影響を与えないように選択されねばならないことを 理解している。

【0029】スペーサの除去により水平のレッジ(図7 の28A及び28B)が現われ、この部分は本発明の主 要な要素である。望ましい実施例では、このレッジの上 面は露出したパッド酸化物層12である。パッド酸化物 層がスペーサの除去と一緒に取除かれてしまうときは、 新しい酸化物層を今まで存在した酸化物層の厚さとほぼ 同じ厚さに、髙温下で再成長させることができる。

【0030】代替実施例においては、バッド酸化物層は 再生される必要がない(あるいはスペーサ除去後にパッ ド酸化物層が残っているときは、意識的に取除く)。言 い換えれば、レッジの上面は基板の表面そのものであ り、不純物は直接に基板中に注入することができる。こ の種の注入法においては、ゲート酸化物の品質が悪影響 を受けないように注意が必要である。

【0031】図7でトレンチのそれぞれの側面の上部に 28A及び28Bとして示されているこれらのレッジ は、積上げ層によって覆われていない基板の上面によっ て形成されている。レッジはスロットの側壁からトレン チの縁まで伸びている。そしてレッジの長さはスロット 側壁の底部の隅(即ちトレンチ22から最も違い隅)か **らトレンチの縁までの間隔として定義される。との長さ** は図7の断面図中に見られるように、寸法「X」として 示されている。この長さは、通常ほぼ100オングスト ロームからほぼ2、000オングストロームの範囲にあ る。ほぼ2、000オングストローム以上の長さになる と、素子の実効幅を減じることになり、これに対し、ほ の範囲にある。浅いトレンチの技術では、この深さは通 50 ぼ100オングストロームに満たない長さでは、端部導 **通を減少させるのに十分な不純物注入をすることができ** ない。望ましいレッジの長さは、ほぼ100オングスト ロームからほぼ1、500オングストロームの範囲であ り、本発明のある種の実施例においての特に望ましいレ ッジの長さは、ほぼ100オングストロームからほぼ5 00オングストロームの範囲である。

【0032】前述のようにその後にこのレッジに対し て、図8に示されているように不純物が垂直に注入され る。不純物の選択は、当然のこととして製造される特定 のFET索子に依存している。例えばFET索子がnチ 10 ャネル型であるときは、通常ホウ素 (ボロン) が不純物 として使われる。FET素子がpチャネル型であるとき は通常は、ヒ素又はリン(燐)が不純物として使われ る。図8で記号「1」は、不純物イオンの注入を示すた めに使われている。

【0033】不純物を注入する技法は当該技術分野では 周知のことであり、例えば次の参考書、1979年、M cGraw-Hill社出版、J. Millman著の 「Microelectronics」、1978年、 McGraw-Hill社出版、E.S. Yang著の 20 Fundamentals of Semicond uctor Devices」、1988年、McGr aw-Hill社出版、S. M. Sze (編集) による 「VLSI Technology」に記述されてい る。実際の注入においては一般にイオン注入器が使われ る。ジボラン、ホスフィン、又はアルシンなどのような 不純物源を導入するためには、通常窒素のような不活性 のキャリア・ガスが使われる。

【0034】図8に示すように注入の方向は、シリコン 基板の上面に対して実質的に垂直である。この技術分野 30 で普通の知識を持つ当業者は、現在利用できる機器を使 って注入方向を非常に正確に制御できることを理解して いる。それ故に注入の方向は、基板の上面に対して実質 的に垂直にすべきである。

【0035】レッジに注入される不純物原子の濃度は通 常、1立方センチ・メートル当りほぼ5×1019原子か ら、1立方センチ・メートル当りほぼ5×1019原子の 範囲である。前記の大きい方の値より大きい不純物量に なると、素子のプレークダウン問題を引起こし、特に近 傍に高い注入濃度のソース拡散領域があるときは起こし やすい。前記の低い方の値より小さい不純物量では、素 子の端部導通を低下させるのに十分ではない。

【0036】レッジへの不純物注入の適切な量を表すも う1つの方法は、素子中のチャネルへの注入のレベルに 関係付けるものであり、即ち(素子の隅又は「端部」で はなく) 索子の中央部の幅におけるものである。本発明 においてレッジに注入される不純物原子の濃度は、チャ ネルへの不純物注入濃度最大値のほぼ2倍からほぼ4倍 であるべきである。そこでチャネルへの不純物注入濃度 の最大値が、1立方センチ・メートル当り2×1019 50 ドレイン領域に不純物を注入する。その後に配線を配置

子であるときは、レッジ中の不純物原子濃度は1立方セ ンチ・メートル当りほぼ4×1017から、1立方センチ ・メートル当りほぼ8×1017原子であるべきである。 更に特定の不純物濃度については、後記のように累子の シミュレートされた電流出力特性を観察することによっ て決定できる。

【0037】図8には不純物イオンを注入する一般的領 域が点描によって示されている。図から明らかなよう に、レッジへ不純物を注入すると、結果的にはトレンチ の底24にも不純物の一部が注入される。トレンチ底へ の注入は望ましいものであり、それは一般に素子の分離 特性を改善し、特にSTIの場合に改善効果が大きいか らである。

【0038】イオン注入の深さは、部分的にはイオン注 入器の注入エネルギーの設定に依存している。例えば端 部導通を抑制するために、1価のホウ素イオン(B+) を注入するときのエネルギー・レベルは、通常ほぼ10 KeVからほぼ50KeVの範囲である。他の不純物に 対する適切な注入エネルギー・レベルは、この分野の技 術に熟練した当業者が過度な労力なしに決定できる。レ ッジに関する注入深さは、端部導通を実質的に除去する のに丁度十分になるところにすべきである。その丁度十 分な深さよりも大きなイオン浸透、即ちトレンチの側壁 への浸透は、端部導通を十分に抑制できないばかりか基 板感度を増加させ、接合部キャパシタンスを増加させる ことにもなる可能性がある。 基板への不純物浸透の一般 的な深さの範囲は、ほぼ50オングストロームからほぼ 1,500オングストロームの範囲である。望ましくは その範囲は、ほぼ100オングストロームからほぼ50 0オングストロームである。トレンチの底24に対して は、同じ範囲の不純物浸透が起こることになる。

【0039】前述のように、トレンチの側壁26A及び 26 Bに含まれる不純物原子の濃度は、できるだけ小さ いことが重要である。本発明(即ち基板レッジへの垂直 方向のイオン注入を含む技術)を使用すると、結果とし てトレンチの側壁に注入される不純物原子の濃度が、レ ッジに注入される不純物原子濃度の最大値のほぼ30% 以下になる。望ましい実施例においては、側壁に注入さ れる不純物原子の濃度は、レッジに注入される不純物原 子濃度のほぼ10%より小さい。

【0040】本発明に従って不純物を注入した後、標準 のCMOSトレンチ分離手法(本文では記述されていな い)を使って、紫子の製造を完成させることができる。 一般的にはトレンチは、次にCVD酸化物(テトラエト キシ・モノシラン (TEOS) から作ることができる) のような絶縁物で充填され、その後に平坦にされる。次 に 付上げ 構造体及びパッド酸化物 (存在する場合)を取 除き、ゲート酸化物領域を成長させ(又はデボジットし て) 画定する。そしてゲート導体を画定し、ソース及び することができる。この技術分野で周知のそれ以外の手 順、例えば絶縁層の付着、バイア穴の形成、等々を適切 ならば実施してもよい。

11

【0041】トレンチ分離の技法は、例えばDavar i外による前記の論文や、同様に次の参考文献に一般的 に記述されている。それらは「EEE Ct. No. 8 8CH-2597-3、ページ19~20にあるT. M iura外による「1988 Symposium o. n VLSI Technology」、1986年1 1月発行のIBM Technical Disclo 10 sure Bulletin, Vol. 29, No. 6、ページ2760~2761などである。更にFET の製造技法は、前記のMillman及びSzeによる テキストのような多くの文献に、一般的に記述されてい る。CMOS素子もまた当該技術全体を通じて、例えば 前記のChenによる発明に記述されている。

【0042】前記の説明からも明らかなように、本発明 のもう1つの面は、改良されたトレンチ分離型のFET 素子を作るのに有用な、保護構造体に関係している。と の保護構造体は次のものから成立っている。即ち、

(a)酸化物で覆われたシリコン基板であって、その上 に積上げ構造体があり、その中に基板の水平な上面に伸 びているスロットがあるものと、(b)基板の中に入り 込んでいる少くとも1つの分離用トレンチであって、こ のトレンチはスロットによって実質的に自己整合され、 トレンチ底及び実質的に垂直なトレンチ側壁を持つもの と、(c)積上げ構造体によって覆われていない、酸化 物で覆われた基板の上面によって形成されている水平な レッジであって、トレンチから最も遠い積上げ構造体の 垂直な端部から、トレンチの上部の縁まで伸びているも 30 のと、(d) 1立方センチ・メートル当りほぼ5×10 16からほぼ5×1019の不純物原子の濃度で、レッジ中 に注入された不純物とより成る。

【0043】望ましい実施例においては、レッジに注入 される不純物原子の濃度は、チャネルへの注入濃度の最 大値の原子濃度のほぼ2倍からほぼ4倍であり、トレン チの側壁に注入される不純物原子の濃度は、レッジ中の 濃度のほぼ30%より小さい。更に積上げ構造体は、前 記の手法で作ることができる。

【0044】前記のように保護構造体は、改良されたF 40 ETを作るのに非常に有用である。このような素子は、 最低限度以下の分離特性をもつものとして容易に製造す ることができ、その結果ソースとドレイン間により大き な相互接続領域を提供することができる。その故にこの ような構造をもつトレンチ分離型FETは、本発明のも う1つの面を構成する。

【0045】図9は、本発明によらないで製作されたF ET索子の、一般的な出力特性を表している。図10 は、本発明の教示に従って製作された同じタイプの素子 の、一般的な出力特性を示している。電流対ゲートーソ 50 をもつ、本発明の方法で形成した素子においては、チャ

ース間電圧の特性が、それぞれの素子に対してシミュレ ートされており、そしてこの特性は、1,000オング ストロームのゲート「ラップ・アラウンド」をもつ案子 の、三次元FIELDAYモデルを使って得られた。こ のようなシミュレーション技法は例えば、E. Butu rla外によるNASCODE VI中の「A New Three-Dimensional Device Simulation Formulation, DublinのJ. J. H. Miller編集によるP roc. Sixth. Inter. Conf. 中の Numerical Analysis of Se miconductor Devices and I ntegrated Circuits」、及び198 9年のBoole Pres Ltd.、ページ29.1 等々に記述されている。

【0046】それぞれのシミュレーションにおいて、そ れぞれの曲線はさまざまな素子幅を表しており、次のバ ラメータは維持されている。

Lerr (素子の実効チャネル長)=0.25ミクロン 20 V_{os} (ドレインとソース間の電圧) = 3.6 ボルト V_{sx} (ソースとシリコン基板間の電圧)= 0.0ボル

T (シリコン基板の温度) = 85℃.

【0047】図9を参照すると、ゲートとソース間の電 圧のほぼ0.3 Vからほぼ0.7 Vの範囲で曲線に「キ ンク即ち変曲部」があり、素子の幅にわたってほぼ40 Om Vの閾値電圧(Vt)の変動が見られる。この変動 は時には「デルタVt」として表され、端部導通のひど さを示すものとなる。(理想的にはデルタV t を可能な 限りゼロに近ずけるべきである。) 前述のように、この ような低電力、低漏洩電流の素子に対して端部導通は重 大な問題であり、これらの素子は、ゲートーソース間電 圧の増加に伴ってソース電流が非常に急速に増加すると とができるときのみ、適切に動作する。との曲線のキン クを除去する試み、即ち素子全体に更に多くの不純物を 注入することによって端部導通を減少させる方法は、あ る程度うまく行くであろうが、一方で素子の動作速度も 遅くしてしまう。

【0048】前述のように図10は、本発明の手法で形 成した素子の出力特性を表している。曲線のキンクは明 らかに取除かれており、これは端部導通がほぼ完全に抑 制されているからである。同じソース電流変化範囲にお いてデルタVtはほぼ25mVに下っており、基板感度 や接合部キャパシタンスの増加もない。

【0049】本発明の方法で形成した素子の非動作時の 電流は、端部導通を抑制した故に十分に減少している

(一般に2桁減る)。このことによりチャネル部への不 純物注入を減らすことができ、しかも非動作時の電流を 減らす目的には合っている。図10に示された出力特性 ネルへの不純物注入が減らされており、1ミクロンの素子幅Wに対しての非動作時電流は、高い端部導通を示す(図9)素子の非動作時電流に等しくなる。それ故により大きな動作時電流を実現できる。図10から明らかなように、ソース電流は素子の幅Wにかなり比例に近い関係になり、それは全ソース電流に対する端部導通の寄与が無視できるからである。

13

【図面の簡単な説明】

【図1】浅いトレンチ分離型FET索子の断面図であ ス

【図2】本発明の一実施例に従って形成されるFET素子のための例示的な保護構造を作る際に使用される一工程を示す。

【図3】本発明の一実施例に従って形成されるFET素子のための例示的な保護構造を作る際に使用される一工程を示す。

【図4】本発明の一実施例に従って形成されるFET索子のための例示的な保護構造を作る際に使用される一工程を示す。

【図5】本発明の一実施例に従って形成されるFET素 20 子のための例示的な保護構造を作る際に使用される一工 程を示す。

【図6】本発明の一実施例に従って形成されるFET素子のための例示的な保護構造を作る際に使用される一工程を示す。

【図7】本発明の一実施例に従って形成されるFET素 子のための例示的な保護構造を作る際に使用される一工* *程を示す。

【図8】本発明の一実施例に従って形成されるFET素子のための例示的な保護構造を作る際に使用される一工程を示す。


【図9】本発明の方法によらないで形成されたFET索子の典型的な出力特性を表す。

【図10】本発明の教示に従って形成されたFET素子の典型的な出力特性を表す。


【符号の説明】

10	2	シリコン・メサ
	4	トレンチ
	6	ゲート導体
	8A, 8B	電界が強まる場所
	1 0	シリコン基板(サブストレート)
	1 2	酸化膜層
	1 4	積上げ構造体
	1 6	スロット
	17A, 17B	スロットの両側面
	1 8	スロットの底
20	19	スペーサ層
	20A, 20B	スペーサ
	2 2	トレンチ
	2 4	トレンチの底
	26A, 26B	トレンチの側壁
	28A, 28B	水平なレッジ
	X	レッジの長さ
<	I	不純物イオン注入


【図2】





【図1】



【図3】







フロントページの続き

(72)発明者 ジャック・アラン・マンデルマン アメリカ合衆国12582、ニューヨーク州ス トームビル、ジャミー・レイン 5 (72)発明者 ウィリアム・ロバート・トンティ アメリカ合衆国05452、バーモント州エセ ックス・ジャンクション、ブルーステム・ ロード 4